20. 7. 2004

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日
Date of Application:

2003年 8月18日

REC'D 1 0 SEP 2004

WIPO

PO PCT

出 願 番 号
Application Number:

特願2003-294531

[ST. 10/C]:

[JP2003-294531]

出 願 人
Applicant(s):


ローム株式会社

PRIORITY DOCUMENT

SUBMITTED OR TRANSMITTED IN COMPLIANCE WITH RULE 17.1(a) OK (b)

特許庁長官 Commissioner, Japan Patent Office 2004年 8月27日





1/E

【書類名】 特許願 【整理番号】 PR300143 【提出日】 平成15年 8月18日 【あて先】 特許庁長官 殿 【国際特許分類】 G11C 27/04 B41J 29/38

【発明者】

【住所又は居所】 京都市右京区西院溝崎町21番地 ローム株式会社内

【氏名】 西川 英敏

【特許出願人】

【識別番号】 000116024

【氏名又は名称】 ローム株式会社

【代理人】

【識別番号】 100085501

【弁理士】

【氏名又は名称】 佐野 静夫

【手数料の表示】

【予納台帳番号】 024969 【納付金額】 21,000円

【提出物件の目録】


【物件名】 特許請求の範囲 1

 【物件名】
 明細書 1

 【物件名】
 図面 1

 【物件名】
 要約書 1

 【包括委任状番号】
 0113515



【請求項1】

第1~第nシフトレジスタと、該第1~第nシフトレジスタそれぞれに与えられるデータが入力される第1~第n入力端子と、を備える半導体集積回路装置において、

第k(k)は、 $1 \le k \le n-1$ の整数)シフトレジスタの出力と第k+1シフトレジスタの入力との電気的な接離を行う第1スイッチと、

前記第k+1シフトレジスタの入力と該第k+1シフトレジスタへのデータが入力される第k+1入力端子との電気的な接離を行う第2スイッチと、

前記第1スイッチ及び前記第2スイッチのON/OFFを切り換えるための選択信号が 入力される選択信号入力端子と、

を備え、

前記第kシフトレジスタと前記第k+1シフトレジスタを結合して使用する際は、前記選択信号によって、前記第1スイッチをONとするとともに、前記第2スイッチをOFFとし、

又、前記第kシフトレジスタと前記第k+1シフトレジスタを分割して使用する際は、前記選択信号によって、前記第1スイッチをOFFとするとともに、前記第2スイッチをONとすることを特徴とする半導体集積回路装置。

【請求項2】

第1~第nシフトレジスタと、該第1~第nシフトレジスタそれぞれに与えられるデータが入力される第1~第n入力端子と、を備える半導体集積回路装置において、

第 k + 1 (k は、1 ≤ k ≤ n − 1) シフトレジスタへのデータが入力される第 k + 1 入力端子の外部との接続状態に応じて、前記第 k シフトレジスタの出力と前記第 k + 1 シフトレジスタの入力とを接続するか、又は、前記第 k + 1 入力端子と前記第 k + 1 シフトレジスタの入力とを接続するかを切換制御する切換制御部を備えるとともに、

前記第k+1入力端子が外部と接続されていない開放状態であることを前記切換制御部が確認したとき、前記第kシフトレジスタの出力と前記第k+1シフトレジスタの入力とを接続するとともに、前記第k+1入力端子と前記第k+1シフトレジスタの入力との接続を切断し、

前記第k+1入力端子が外部と接続されてデータが入力されていることを前記切換制御部が確認したとき、前記第kシフトレジスタの出力と前記第k+1シフトレジスタの入力との接続を切断するとともに、前記第k+1入力端子と前記第k+1シフトレジスタの入力とを接続することを特徴とする半導体集積回路装置。

【書類名】明細書

【発明の名称】半導体集積回路装置

【技術分野】

[0001]

本発明は、入力されたシリアルデータをパラレルデータに変換するシフトレジスタを構成する半導体集積回路装置に関するもので、特に、複数のシフトレジスタを備えた半導体 集積回路装置に関するものである。

【背景技術】

[0002]

従来より、プリンタヘッドドライバなどにおいて、各ビット毎のデータがシリアルデータとして入力されて格納するシフトレジスタが設置される。このシフトレジスタでは、入力されたシリアルデータを各ビット毎に分割してパラレルデータに変換してラッチ回路に与える。そして、ラッチ回路に格納された各ビットのデータは、各ビット毎に設定された所定のタイミング毎にラッチ回路からドライブ回路に出力され、発熱抵抗や発光素子に電流供給を行う。

[0003]

このような従来のプリンタヘッドドライバを備えた印字装置として、複数の発熱素子を複数のプロックに区分して、各プロックの発熱素子数と同一ビット数の複数のシフトレジスタを備えた印字装置が提供されている(特許文献1参照)。この印字装置において、ブロック毎のデータを各シフトレジスタに格納し、各シフトレジスタの駆動タイミングを異なるタイミングとすることで、データ出力するシフトレジスタとデータ入力するシフトレジスタとを別のシフトレジスタとすることができ、印画動作の高速化を図ることができる

[0004]

このように、ブロック毎にシフトレジスタが設けられるとき、複数のシフトレジスタが半導体集積回路装置に構成される。即ち、図8のように、フリップフロップFF1~FF64により構成される64ビットのシフトレジスタSRXと、フリップフロップFF65~FF128により構成される64ビットのシフトレジスタSRYとが、1つの半導体集積回路装置100には、シフトレジスタSRXへのシリアルデータが入力される入力端子SI1と、クロックが入力されるクロック入力端子CLKと、シフトレジスタSRXからシリアルデータが出力される出力端子SO1と、シフトレジスタSRYへのシリアルデータが入力される入力端子SI2と、を備える。又、シフトレジスタSRX、SRYそれぞれのフリップフロップFF1、FF65の入力側に入力ドライバDinが設けられるとともに、シフトレジスタSRXのフリップフロップFF64の出力側に出力ドライバDoutが設けられる。

【特許文献1】特開平5-229159号公報

【発明の開示】


【発明が解決しようとする課題】

[0005]

しかしながら、図8のようにシフトレジスタSRX,SRYが構成される半導体集積回路装置100において、シフトレジスタSRXからシフトレジスタSRYに対してシリアルデータを入力して128ピットのシフトレジスタを構成する場合、半導体集積回路装置100の外部において、出力端子SO1と入力端子SI2とを外部基盤配線で接続する必要がある。そのため、シフトレジスタSRXの出力バッファDoutとシフトレジスタSRYの入力バッファDinと外部基盤配線などの外部寄生負荷容量とによるデータ転送における遅延が発生してしまう。

[0006]

このとき、クロック入力端子CLKから入力されるクロックと、フリップフロップFF64の入力si64及び出力so64と、フリップフロップFF65の入力si65及び出力so65との関係が、図9又は図10のようになる。即ち、図9のようにクロックの



[0007]

又、図9(d)のように、このフリップフロップFF64からの出力so64が時間t d だけ遅延して、フリップフロップFF65の入力si65として入力される。そして、フリップフロップFF64と同様、クロックがハイに立ち上がってからセットアップ時間 t が経過すると、図9(e)のように、クロックがハイに立ち上がるときの図9(d)のような入力si65の値に応じた値に、出力so65を変化させる。

[0008]

この図9の例では、図9(a)のようにクロックの周波数が低く、その周期Tがセットアップ時間 t と遅延時間 t d との和(= t + t d)以上となるため、フリップフロップFF65の出力s o 65をフリップフロップ64の出力s o 64に応じたものとすることできる。よって、データを欠落させることなくシフトレジスタSRX, SRYを動作させることができる。

[0009]

それに対して、図10(a)のように、クロックの周波数を高くしてその周期Tがセットアップ時間 t と遅延時間 t d との和(= t + t d)よりも短くなったとき、フリップフロップFF64では、その入力si64及び出力so64が図10(b)、(c)のようになり、クロックに応じた動作を行うことができる。しかしながら、フリップフロップFF65への入力si65が図10(d)のようになり、クロックの立ち上がりの後に入力si65が変化する。そのため、図10(e)のように、フリップフロップFF65の出力so65がフリップフロップFF64からの出力so64に応じたものとならない。よって、フリップフロップFF65でデータが欠落してしまう。

[0010]

このような問題を鑑みて、本発明は、複数のシフトレジスタが構成されて、そのシフトレジスタの出入力間を接続して動作させるとき、高周波についても誤動作なくシフトレジスタが駆動することができる半導体集積回路装置を提供することを目的とする。

【課題を解決するための手段】

[0011]

上記目的を達成するために、請求項1に記載の半導体集積回路装置は、第1~第nシフトレジスタと、該第1~第nシフトレジスタそれぞれに与えられるデータが入力される第1~第n入力端子と、を備える半導体集積回路装置において、第k(kは、 $1 \le k \le n-1$ の整数)シフトレジスタの出力と第k+1シフトレジスタの入力との電気的な接離を行う第1スイッチと、前記第k+1シフトレジスタの入力と該第k+1シフトレジスタの不力と該第k+1シフトレジスタの不力と該第k+1シフトレジスタの不力と下を切り換えるための選択信号が入力される選択信号入力端子と、を備え、前記第kシフトレジスタと前記第k+1シフトレジスタを結合して使用する際は、前記選択信号によって、前記第kンフトレジスタと前記第k+1シフトレジスタを分割して使用する際は、前記選択信号によって、前記第kンフトレジスタと前記第k+1シフトレジスタを分割して使用する際は、前記選択信号によって、前記第kンフトレジスタと前記第k+1シフトレジスタを分割して使用する際は、前記選択信号によって、前記第k0 アトレジスタと方とともに、前記第k2 スイッチをk3 の N とすることを特徴とする。

[0012]

このような半導体集積回路装置において、前記第2スイッチと前記第k+1入力端子との間に入力ドライバが設けられるとともに、前記第1シフトレジスタ内に入力ドライバが設けられるものとしても構わない。このとき、前記第2~第nシフトレジスタ内において、入力ドライバを削除することができる。

[0013]

又、前記第1及び第2スイッチをNチャネル及びPチャネルのMOSトランジスタが並

列に接続されたトランジスタスイッチとしても構わない。そして、前記選択信号入力端子にインバータが接続され、前記選択信号入力端子及び前記インバータからの選択信号が該トランジスタスイッチに入力される。このとき、前記選択信号入力端子からの選択信号が前記第1スイッチ及び前記第2スイッチそれぞれのトランジスタスイッチを構成するMOSトランジスタのゲートに入力されるとともに、ゲートに選択信号が入力されるMOSトランジスタが前記第1スイッチと前記第2スイッチとの間で逆極性のものとなる。又、前記インバータで反転された選択信号が前記第1スイッチ及び前記第2スイッチそれぞれのトランジスタスイッチを構成するMOSトランジスタのゲートに入力されるとともに、ゲートに選択信号が入力されるMOSトランジスタが前記第1スイッチと前記第2スイッチとの間で逆極性のものとなる。

[0014]

また請求項 2 に記載の半導体集積回路装置は、第 1 ~ 第 n シフトレジスタと、該第 1 ~ 第 n シフトレジスタそれぞれに与えられるデータが入力される第 1 ~ 第 n 入力端子と、を備える半導体集積回路装置において、第 k + 1 (k は、 1 \leq k \leq n - 1)シフトレジスタへのデータが入力される第 k + 1 入力端子の外部との接続状態に応じて、前記第 k シフトレジスタの出力と前記第 k + 1 シフトレジスタの入力とを接続するか、又は、前記第 k + 1 入力端子と前記第 k + 1 シフトレジスタの入力とを接続するかを切換制御する切換制部を備えるとともに、前記第 k + 1 入力端子が外部と接続されていない開放状態であることを前記切換制御部が確認したとき、前記第 k + 1 入力端子と前記第 k + 1 シフトレジスタの入力とを接続するとともに、前記第 k + 1 入力端子と前記知換制御部が確認したとき、前記第 k + 1 入力端子と前記知換制御部が確認したとき、前記第 k シフトレジスタの出力と前記第 k + 1 シフトレジスタの入力との接続を切断するとともに、前記第 k + 1 入力端子と前記第 k + 1 シフトレジスタの入力とを接続することを特徴とする。

[0015]

このような半導体集積回路装置において、前記第kシフトレジスタの出力と第k+1シフトレジスタの入力との電気的な接離を行う第1スイッチと、前記第k+1シフトレジスタの入力と該第k+1シフトレジスタへのデータが入力される第k+1入力端子との電気的な接離を行う第2スイッチと、を備え、前記切換制御部から前記第1スイッチ及び前記第2スイッチのON/OFFを切り換える選択信号が出力されるものとしても構わない。

[0016]

このとき、前記第 2 スイッチが 0 N とされるとき、前記第 k+1 入力端子及び前記切換制御部及び前記第 2 スイッチを介して、外部からのデータが前記第 k+1 シフトレジスタに入力される。又、前記第 k+1 入力端子から入力されるデータが前記切換制御部を介して与えられる入力ドライバを備えるとともに、第 2 スイッチが該入力ドライバと前記第 k+1 シフトレジスタの入力との間に設けられるものとしても構わない。このようにすることで、前記第 2 ~第 n シフトレジスタ内において、入力ドライバを削除することができる。更に、前記第 1 シフトレジスタ内に入力ドライバが設けられるものとしても構わない。

[0017]

又、前記第1及び第2スイッチをNチャネル及びPチャネルのMOSトランジスタが並列に接続されたトランジスタスイッチとしても構わない。そして、前記切換制御部からの選択信号が入力されるインバータが接続され、前記切換制御部及び前記インバータからの選択信号が該トランジスタスイッチに入力される。このとき、前記切換制御部からの選択信号が前記第1スイッチ及び前記第2スイッチそれぞれのトランジスタスイッチを構成するMOSトランジスタのゲートに入力されるとともに、ゲートに選択信号が入力されるMOSトランジスタが前記第1スイッチと前記第2スイッチとの間で逆極性のものとなる。又、前記インバータで反転された選択信号が前記第1スイッチ及び前記第2スイッチそれぞれのトランジスタスイッチを構成するMOSトランジスタのゲートに入力されるとともに、ゲートに選択信号が入力されるMOSトランジスタが前記第1スイッチと前記第2スイッチとの間で逆極性のものとなる。

[0018]

データが第1電圧と第2電圧の2値の信号よりなるデータであるとき、前記切換制御部 が、前記第k+1入力端子に一端が接続されるとともに他端に第1電圧が印加された第1 抵抗と、前記第k+1入力端子に一端が接続されるとともに他端が第2電圧が印加された 第2抵抗と、前記第1及び第2抵抗と前記第k+1入力端子との接続ノードの電圧が入力 されるとともに前記第1及び第2抵抗による前記第1及び第2電圧の分圧電圧を検出した ときに第1信号を出力するとともに前記第1又は第2電圧を検出したとき第2信号を出力 する外部入力検出回路と、前記第 k シフトレジスタの出力と前記第 k + 1 シフトレジスタ の入力との間に接続されるとともに当該外部入力検出回路から前記第1信号が出力された ときONとなる第1スイッチと、前記第1及び第2抵抗と前記第k+1入力端子との接続 ノードの電圧が入力される第1インバータと、前記第2電圧が第2電極に接続されるとと もに制御電極に前記第1インバータの出力が接続された第1トランジスタと、前記第1電 圧が第2電極に接続されるとともに制御電極に前記第1インバータの出力が接続された前 記第1トランジスタと逆極性の第2トランジスタと、前記第1トランジスタの第1電極に 一端が接続されるとともに他端が前記第k+1シフトレジスタの入力に接続されて前記外 部入力検出回路から前記第2信号が入力されたとき0Nとなる第2スイッチと、前記第2 トランジスタの第1電極に一端が接続されるとともに他端が前記第 k + 1 シフトレジスタ の入力に接続されて前記外部入力検出回路から前記第2信号が入力されたときONとなる 第3スイッチと、を備え、前記第1スイッチが0Nのときに前記第2及び第3スイッチが OFFとなり、前記第1スイッチがOFFのときに前記第2及び第3スイッチがONとな るようにしても構わない。

[0019]

前記第1電圧が前記第2電圧よりも高く、前記外部入力検出回路が、前記第1及び第2抵抗と前記第k+1入力端子との接続ノードの電圧が入力されるとともに前記第1及び第2抵抗による前記第1及び第2電圧の分圧電圧よりも高い電圧が入力されるとき前記第2電圧に相当するローを出力する第2インバータと、前記第1及び第2抵抗と前記第k+1入力端子との接続ノードの電圧が入力されるとともに前記第1及び第2抵抗による前記第1及び第2電圧の分圧電圧よりも低い電圧が入力されるとき前記第1電圧に相当するハイを出力する第3インバータと、該第3インバータの出力が入力される第4インバータと、前記第2インバータと前記第4インバータの出力が入力される排他的論理和回路とを備え、前記排他的論理和回路からの出力がハイとなるときに前記第1スイッチがOFFとなるとともに前記第2及び第3スイッチがOFFとなる。

[0020]

又、前記外部入力検出回路を備えるとき、前記第1スイッチをトランジスタスイッチとしても構わない。又、前記第2スイッチが前記第1トランジスタと同じ極性のトランジスタであるとともに、前記第3スイッチが前記第2トランジスタと同じ極性のトランジスタであるものとしても構わない。

【発明の効果】

[0021]

本発明によると、複数のシフトレジスタが構成され、隣接するシフトレジスタの出力と入力との間における接続を内部で行うことができるため、従来のように、外部基盤配線によって接続する必要がない。よって、従来のように外部の寄生負荷容量などの影響によるシフトレジスタ間での遅延を抑制することができるため、隣接するシフトレジスタを連結して駆動する場合においても、周波数の高いクロックによって動作させることができる。又、本発明によると、外部からの入力をそれぞれのシフトレジスタに与えるか又は外部からの信号数をシフトレジスタの数より少ないものとし各シフトレジスタの入出力の接続させるかを選択することができる。よって、半導体集積回路装置内のシフトレジスタを分割して使用するか、又は、連結して使用するかを選択することができる。

[0022]

又、本発明によると、従来、各シフトレジスタからの出力を外部に出力するための出力 端子を選択信号入力端子に変更して使用することができるため、従来の半導体集積回路装 置と比較して、その端子数を増加させることなく実現することができる。更に、入力端子 における外部との接続状態により切換を行えるものとすることで、選択信号を入力するた めの選択信号入力端子を削除することができ、その端子数を減らすことができる。

【発明を実施するための最良の形態】

[0023]

<第1の実施形態>

本発明の第1の実施形態について、図面を参照して説明する。図1は、本実施形態の半 導体集積回路装置の内部構成を示すブロック回路図である。

[0024]

図1の半導体集積回路装置 1 は、フリップフロップFF1~FF64と入力ドライバDin1とによって構成される64ビットのシフトレジスタSR1と、フリップフロップFF65~FF128によって構成される64ビットのシフトレジスタSR2と、シフトレジスタSR1へのシリアルデータが入力される入力端子SI1と、クロックが入力されるクロック入力端子CLKと、シフトレジスタSR2へのシリアルデータが入力される入力端子SI2と、入力端子SI2からに接続された入力ドライバDin2と、フリップフロップFF64の出力とフリップフロップFF65の入力との間の電気的な接離を行うトランジスタスイッチSWAと、入力ドライバDin2とフリップフロップFF65の入力との間の電気的な接離を行うトランジスタスイッチSWBと、スイッチSWA、SWBのON/OFFを制御する選択信号が入力される選択信号入力端子SELと、選択信号入力端子SELに接続されたインバータInvと、を備える。

[0025]

尚、トランジスタスイッチSWA、SWBは、図2のように、PチャネルのMOSトランジスタTpとNチャネルのMOSトランジスタTnとが並列に接続されて構成される。そして、トランジスタスイッチSWAにおいて、MOSトランジスタTpのゲートにインバータInvで反転された選択信号が入力されるとともに、MOSトランジスタTnのゲートに選択信号入力端子SELを介して入力される選択信号が入力される。又、トランジスタスイッチSWBにおいて、MOSトランジスタTnのゲートにインバータInvで反転された選択信号が入力されるとともに、MOSトランジスタTpのゲートに選択信号入力端子SELを介して入力される選択信号が入力される。

[0026]


このように接続されるとき、シフトレジスタSR1,SR2によって128ビットのシフトレジスタを構成するとき、選択信号入力端子SELより入力される選択信号がハイとされ、スイッチSWAをONとするとともに、スイッチSWBをOFFとする。よって、シフトレジスタSR1のフリップフロップFF64から出力されるデータがスイッチSWAを介してフリップフロップFF65の入力に入力される。

[0027]

よって、半導体集積回路装置1内部で、フリップフロップFF64の出力とフリップフロップFF65の入力とが接続される。そのため、図8のような従来の構成と異なり、フリップフロップFF64の出力とフリップフロップFF65の入力との間の出力ドライバDout及び入力ドライバDinが省かれるとともに、半導体集積回路装置外部で外部基盤配線を介して接続する必要がないため、フリップフロップFF64の出力とフリップフロップFF65の入力との間で発生する遅延を防ぐことができる。

[0028]

又、シフトレジスタSR1, SR2によって64ビットの2つのシフトレジスタを構成し、シフトレジスタSR1, SR2それぞれに対して、入力端子SI1, SI2よりデータを入力するとき、選択信号入力端子SELより入力される選択信号がローとされ、スイッチSWAをOFFとするとともに、スイッチSWBをONとする。よって、入力端子S



[0029]

このように構成することで、選択信号を切り換えることで、半導体集積回路装置1内に構成される複数のシフトレジスタを1つのシフトレジスタとして連結させて使用するとき、隣接するシフトレジスタの入出力間で発生するデータの遅延を抑制することができる。よって、クロックの周波数が高くしたときにおいても、隣接するするシフトレジスタの入出力間におけるデータの欠落を防ぐことができる。又、図8のような従来の構成において出力端子SO1として使用されていた端子を選択信号入力端子SELに置換することができ、従来と同数の端子を用いて構成することができる。

[0030]

尚、本実施形態において、2つの64ビットのシフトレジスタが半導体集積回路装置1内に構成されるものとしたが、64ビットのシフトレジスタと限定されるものでなく、ビット数の異なるシフトレジスタであっても構わない。又、トランジスタスイッチSWA、SWBについても、トランジスタスイッチに限らず、別の構成のスイッチとしても構わない。

[0031]

又、図3のように、n個のシフトレジスタ $SR1\sim SRn$ を備え、シフトレジスタ $SR1\sim SRn$ において隣接するシフトレジスタの間に、n-1個のスイッチ $SWA1\sim SWAn-1$ 及びn-1個のスイッチ $SWB1\sim SWBn-1$ が設けられるものとしても構わない。このとき、n-1個の選択信号入力端子 $SEL1\sim SELn-1$ とn-1個のインバータ $Inv1\sim Invn-1$ が構成され、それぞれを介して与えられる選択信号及び反転された選択信号がスイッチ $SWA1\sim SWAn-1$ 及びスイッチ $SWB1\sim SWBn-1$ に入力される。

[0032]

又、入力端子SI2~SIn及び入力ドライブDin2~DinnがシフトレジスタSR2~SRnに外部からデータ入力されるときに使用される。よって、スイッチSWA1~SWAn-1及びスイッチSWB1~SWBn-1のON/OFFを選択信号によって切り換えることで、シフトレジスタSR1~SRnを分割又は連結して、所望のビット数に応じたシフトレジスタを構成することができる。

[0033]

更に、このとき、設置される選択信号入力端子の数をn-1よりも少ないものとして、選択信号入力端子に入力される選択信号のパルス数によりスイッチ $SWA1\sim SWAn-1$, $SWB1\sim SWBn-1$ の切換を設定する切換制御部を備えるものとしても構わない

[0034]

<第2の実施形態>

本発明の第2の実施形態について、図面を参照して説明する。図4は、本実施形態の半導体集積回路装置の内部構成を示すプロック回路図である。尚、図4の半導体集積回路装置において、図1の半導体集積回路装置と同一の目的で使用する部分については、同一の符号を付してその詳細な説明は省略する。

[0035]

図4の半導体集積回路装置1aは、シフトレジスタSR1, SR2と、入力端子SI1, SI2と、クロック入力端子CLKと、入力ドライバDin2と、トランジスタスイッチSWA,トランジスタスイッチSWBと、入力端子SI2の状態に応じてスイッチSWA,SWBのON/OFFを制御する選択信号を生成するとともに入力端子SI2に入力された信号を入力ドライバDin2に送出する切換制御部2と、切換制御部2からの選択信号を反転するインバータInvxと、を備える。又、切換制御部2からの選択信号がスイッチSWAのMOSトランジスタTpのゲート及びスイッチSWBのMOSトランジスタTnのゲートに入力されるとともに、インバータInvxで反転された選択信号がスイ

ッチSWAのMOSトランジスタTnのゲート及びスイッチSWBのMOSトランジスタTpのゲートに入力される。

[0036]

このような構成の半導体集積回路装置1 a において、切換制御部2は、次の3つの状態に応じて動作する。

- (1)入力端子SI2が外部と接続されず、データが入力されていないとき(ハイインピーダンス状態)
- (2) 入力端子SI2に外部からハイとなるデータが入力されるとき (ハイ入力状態)
- (3) 入力端子SI2に外部からローとなるデータが入力されるとき (ロー入力状態) 【0037】

(1) ハイインピーダンス状態のとき

切換制御部2からローとなる選択信号が出力されるため、スイッチSWAがONとなるとともにスイッチSWBがOFFとなる。よって、シフトレジスタSR1のフリップフロップFF64から出力されるデータが、シフトレジスタSR2のフリップフロップFF65の入力にスイッチSWAを介して入力され、シフトレジスタSR1, SR2が連結されて、128ビットのシフトレジスタが構成される。

[0038]

(2) ハイ入力状態のとき

切換制御部 2 からハイとなる選択信号が出力されるため、スイッチ SWA が OFF となるとともにスイッチ SWB が ON となり、更に、入力端子 SI2 からのハイとなるデータが、入力ドライブ Din2 及びスイッチ SWB を介してシフトレジスタ SR2 のフリップフロップ FF65 の入力に入力される。

[0039]

(3) ロー入力状態の時

切換制御部 2 からローとなる選択信号が出力されるため、スイッチ SWA が OFF となるとともにスイッチ SWB が ON となり、更に、入力端子 SI 2 からのローとなるデータが、入力ドライプ Di n 2 及びスイッチ SWB を介してシフトレジスタ SR 2 のフリップフロップ FF 6 5 の入力に入力される。

[0040]

よって、(2) 又は(3) のように入力端子SI2に外部からデータが入力されるとき、外部からのデータが、シフトレジスタSR2のフリップフロップFF65の入力に切換制御部2及び入力ドライプDin2及びスイッチSWBを介して入力され、シフトレジスタSR1, SR2が分割されて、64ビットのシフトレジスタが2つ構成される。

[0041]

このように構成することで、本実施形態の半導体集積回路装置1 a は、第1の実施形態の半導体集積回路装置1と比較したとき、選択信号が入力される選択信号入力端子SELを削除することができる。尚、トランジスタスイッチSWA, SWBについて、トランジスタスイッチに限らず、別の構成のスイッチとしても構わない。

[0042]

(本実施形態における別の構成例)

又、本実施形態の別の構成例として、図5のような構成とすることで、トランジスタスイッチSWBを省略することができる。図5の半導体集積回路装置1bは、入力端子SI2に一端が接続された抵抗Ra,Rbと、抵抗Ra,Rbの接続ノードに入力側が接続されるインバータI1~I3と、インバータI3の出力が入力されるインバータI4と、インバータI2,I4の出力が入力されるEXOR回路EX1と、EXOR回路EX1の出力が入力されるインバータI5と、インバータI5からの出力がゲートに入力されるNチャネルのMOSトランジスタT1a及びPチャネルのMOSトランジスタT1b及びPチャネルのMOSトランジスタT2bと、インバータI1からの出力がゲートに入力されるPチャネルのMOSトランジスタT3b

と、を備える。

[0043]

又、このように構成されるとき、抵抗Raの他端に電源電圧VDDが印加されるとともに抵抗Rbの他端が接地される。更に、インバータI2の出力がハイからローに切り替わる入力の閾値を3/4VDDとするとともに、インバータI3の出力がハイからローに切り替わる入力の閾値を1/4VDDとする。即ち、インバータI2への入力が $0\sim3/4VDD$ のとき出力がハイとなり、逆に入力が $3/4VDD\sim VDD$ のとき出力がローとなる。又、インバータI3への入力が $0\sim1/4VDD$ のとき出力がハイとなり、逆に入力が $1/4VDD\sim VDD$ のとき出力がローとなる。インバータI1、I4、I5については、入力に対する閾値が1/4VDD又は3/4VDDのいずれでも構わない。

[0044]

又、MOSトランジスタT1aのドレイン及びMOSトランジスタT1bのソースがシフトレジスタSR1のフリップフロップFF64の出力に接続されるとともに、MOSトランジスタT1aのソース及びMOSトランジスタT1bのドレインがシフトレジスタSR2のフリップフロップFF65の入力に接続される。又、MOSトランジスタT3aのソースに直流電圧VDDが印加されるとともに、MOSトランジスタT3aのドレインにMOSトランジスタT2aのソースが接続される。又、MOSトランジスタT3bのソースが接地されるとともに、MOSトランジスタT3bのドレインにMOSトランジスタT2bのソースが接続される。そして、MOSトランジスタT2a, T2bのドレインが、シフトレジスタSR2のフリップフロップFF65の入力に接続される。このとき、MOSトランジスタT1a, T1bによって、トランジスタスイッチが構成される。

[0045]

(1) ハイインピーダンス状態のとき

このような構成において、入力端子SI2が外部からのデータが入力されないハイインピーダンス状態であるとき、抵抗Ra,Rbによって分圧された直流電圧VDD/2がインバータI1~I3に入力される。よって、インバータI2の出力がハイとなるとともに、インバータI3の出力がローとなる。そのため、インバータI3の出力が入力されるインバータI4の出力がハイとなって、インバータI2,I4の出力が入力されるEXOR回路EX1の出力がローとなる。更に、EXOR回路EX1の出力が入力されるインバータI5の出力がハイとなる。

[0046]

そして、MOSトランジスタT1b, T2bのゲートには、ローとなるEXOR回路EX1からの出力が入力されるため、MOSトランジスタT1bがONとなるとともにMOSトランジスタT2bがOFFとなる。又、MOSトランジスタT1a, T2aのゲートには、ハイとなるインバータI5からの出力が入力されるため、MOSトランジスタT1 aがONとなるとともにMOSトランジスタT2aがOFFとなる。よって、このとき、フリップフロップFF64から出力されるデータがMOSトランジスタT1a, T1bによるトランジスタスイッチを介してフリップフロップFF65に入力される。


[0047]

(2) ハイ入力状態のとき

又、入力端子SI2が外部からのハイとなるデータが入力されるとき、このハイ(VDDに相当)となるデータがインバータI1~I3に入力される。よって、インバータI1~I3それぞれの出力がローとなるとともに、インバータI3の出力が入力されるインバータI4の出力がハイとなって、インバータI2,I4の出力が入力されるEXOR回路EX1の出力がハイとなる。更に、EXOR回路EX1の出力が入力されるインバータI5の出力がローとなる。

[0048]

そして、MOSトランジスタT1b, T2bのゲートには、ハイとなるEXOR回路EX1からの出力が入力されるため、MOSトランジスタT1bがOFFとなるとともにMOSトランジスタT2bがONとなる。又、MOSトランジスタT1a, T2aのゲート



[0049]

更に、MOSトランジスタT3a, T3bのゲートには、ローとなるインバータI1b らの出力が入力されるため、MOSトランジスタT3aがONとなるとともにMOSトランジスタT3bがOFFとなる。よって、このとき、MOSトランジスタT2a, T3aを介して電源電圧VDD(ハイ)がフリップフロップFF65に入力される。

[0050]

(3) ロー入力状態のとき

又、入力端子SI2が外部からのローとなるデータが入力されるとき、このロー(0 に 相当)となるデータがインバータI1~I3に入力される。よって、インバータI1~I3それぞれの出力がハイとなるとともに、インバータI3の出力が入力されるFXOR回路EX 1 の出力がハイとなる。更に、EXOR回路EX1の出力が入力されるインバータI5の出力がローとなる。

[0051]

そして、MOSトランジスタT1b, T2bのゲートには、ハイとなるEXOR回路EX1からの出力が入力されるため、MOSトランジスタT1bがOFFとなるとともにMOSトランジスタT2bがONとなる。又、MOSトランジスタT1a, T2aのゲートには、ローとなるインバータI5からの出力が入力されるため、MOSトランジスタT1aがOFFとなるとともにMOSトランジスタT2aがONとなる。

[0052]

更に、MOSトランジスタT3a, T3bのゲートには、ハイとなるインバータI1b らの出力が入力されるため、MOSトランジスタT3aがOFFとなるとともにMOSトランジスタT3bがONとなる。よって、このとき、MOSトランジスタT2b, T3bを介して接地電圧(ロー)がフリップフロップFF65に入力される。

[0053]

よって、(2) 又は(3) のように入力端子SI2に外部からデータが入力されるとき、MOSトランジスタT1a, T1bによるトランジスタスイッチがOFFされるとともに、外部からのデータが、シフトレジスタSR2のフリップフロップFF65の入力にインバータI1及びMOSトランジスタT2a, T2b, T3a, T3bを介して入力され、シフトレジスタSR1, SR2が分割されて、64ビットのシフトレジスタが2つ構成される。

[0054]

このように構成されるとき、抵抗Ra,Rbをそれぞれ、図6のように、ゲートが接地されるとともにソースに電源電圧VDDが印加されたPチャネルのMOSトランジスタTaと、ゲートに電源電圧VDDが印加されるとともにソースが接地されたNチャネルのMOSトランジスタTbとで構成されるようにしても構わない。このMOSトランジスタTa,Tbのドレインが接続されるとともに、この接続ノードがインバータI1~I3の入力に接続される。

[0055]

この図5のような構成によると、第1の実施形態の半導体集積回路装置1と比較したとき、選択信号が入力される選択信号入力端子SEL及びトランジスタスイッチSWB及び入力ドライプDin2を削除した構成とすることができる。

[0056]

尚、本実施形態において、2つの64ビットのシフトレジスタが半導体集積回路装置1 内に構成されるものとしたが、64ビットのシフトレジスタと限定されるものでなく、ビット数の異なるシフトレジスタであっても構わない。

[0057]

又、図7のように、n個のシフトレジスタSR1~SRnを備え、シフトレジスタSR 出証特2004-3076731 1~SRnにおいて隣接するシフトレジスタの間に、n-1個のスイッチSWA1~SWAn-1及びn-1個のスイッチSWB1~SWBn-1が設けられるものとしても構わない。又、入力端子SI2~SIn及び入力ドライブDin2~DinnがシフトレジスタSR2~SRnに外部からデータ入力されるときに使用される。

[0058]

このとき、入力端子SI2~SInと接続された切換制御部20と切換制御部20からのn-1の選択信号それぞれが入力されるn-1個のインバータInvx1~Invxn-1が構成され、切換制御部20から与えられる選択信号及びインバータInvx1~Invxn-1で反転された選択信号がスイッチSWA1~SWAn-1及びスイッチSWB1~SWBn-1に入力される。よって、スイッチSWA1~SWAn-1及びスイッチSWB1~SWBn-1のON/OFFを入力端子SI2-1~SI2-n-1の状態によって切り換えることで、シフトレジスタSR1~SRnを分割又は連結して、所望のビット数に応じたシフトレジスタを構成することができる。

[0059]

更に、図5のようなインバータI1~I5及びEXOR回路EX1及びMOSトランジスタT1a~T3a,T1b~T3bによる論理回路を、n個のシフトレジスタSR1~SRnの内の隣接するシフトレジスタの入出力毎にn-1個設けるとともに、この論理回路1つに対して1つの入力端子を設けるようにしても構わない。

【図面の簡単な説明】

[0060]

【図1】第1の実施形態のシフトレジスタを備えた半導体集積回路装置の内部構成を示すプロック回路図。

【図2】トランジスタスイッチの構成を示す回路図。

【図3】第1の実施形態のシフトレジスタを備えた半導体集積回路装置の別の内部構成を示すプロック回路図。

【図4】第2の実施形態のシフトレジスタを備えた半導体集積回路装置の内部構成を 示すプロック回路図。

【図5】第2の実施形態のシフトレジスタを備えた半導体集積回路装置の別の内部構成を示すブロック回路図。

【図6】図5の半導体集積回路装置内部の抵抗をMOSトランジスタで構成したときの構成を示す図。

【図7】第2の実施形態のシフトレジスタを備えた半導体集積回路装置の別の内部構成を示すプロック回路図。

【図 8】 従来のシフトレジスタを備えた半導体集積回路装置の内部構成を示すブロック回路図。

【図9】図7の半導体集積回路内の一部の動作を示すタイミングチャート。


【図10】図7の半導体集積回路内の一部の動作を示すタイミングチャート。

【符号の説明】


[0061]


- 1, 1 a, 1 b 半導体集積回路装置
- 2,20 切換制御部

【書類名】図面 【図1】




【図2】

















【図6】








【図8】




【図9】











【曹類名】要約書 【要約】

【課題】 本発明は、複数のシフトレジスタが構成されて、そのシフトレジスタの出入力間を接続して動作させるとき、高周波についても誤動作なくシフトレジスタが駆動することができる半導体集積回路装置を提供することを目的とする。

【解決手段】 半導体集積回路装置1において、シフトレジスタSR1のフリップフロップFF64の出力とシフトレジスタSR2のフリップフロップFF65の入力との間を電気的に接離するトランジスタスイッチSWAと、入力ドライバDin2とフリップフロップFF65の入力との間を電気的に接利するトランジスタスイッチSWBを備える。このとき、シフトレジスタSR1、SR2を連結するとき、選択信号によってトランジスタスイッチSWAをONとするとともにトランジスタスイッチSWBをOFFとする。

【選択図】 図1



特願2003-294531

出願人履歴情報

識別番号

[000116024]

1. 変更年月日 [変更理由]

1990年 8月22日

[交叉压用] 化 能 新規登録

住 所

京都府京都市右京区西院溝崎町21番地

氏 名 ローム株式会社